华为日前首次提出“韬(τ)定律” ，或改写半导体业界规则。【图片提供 韩联社】
在半导体业界普遍认为“摩尔定律”逐渐接近物理极限之际，华为日前提出“韬(τ)定律”，并预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
日前在电气电子工程师学会（IEEE）举办的国际电路系统研讨会上，华为半导体业务总裁何庭波发表题为《半导体新路径探索与实践》主题演讲，发表指导半导体产业发展的全新理论框架——韬(τ)定律，提出以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
据华为透露，集团过去6年间基于韬(τ)定律已设计并量产381种半导体产品，并计划于今年秋季推出首款全面采用逻辑折叠技术的麒麟芯片。华为还提出，基于韬(τ)定律的晶体管密度将在2031年达到相当于1.4纳米工艺的水平。
何庭波表示，华为已经找到了可持续发展的进化之路，无需依赖荷兰阿斯麦（ASML）的极紫外光刻机（EUV）仍可显著提升芯片制造能力。
《南华早报》称，华为及中芯国际与台积电之间的技术差距约为5年，目前业界普遍预计台积电将在2028年下半年量产1.4纳米工艺，三星电子则预计于2029年实现相关量产。若华为目标能够兑现，意味着中国先进半导体与全球领先企业之间的技术差距可能进一步缩小。
由于美国长期限制阿斯麦先进EUV光刻设备对华出口，中国先进制程发展一直受到关键设备瓶颈制约。彭博社指出，若华为实现相当于1.4纳米水平芯片量产，将颠覆业界“EUV设备是5纳米以下芯片量产必需”的共识。
不过，市场对于韬(τ)定律的商业化可行性仍存疑。英伟达、AMD等其他企业也在摸索替代摩尔定律的方案。业内人士指出，在缺乏先进光刻设备的前提下，仅依赖架构设计、算法优化等软件层面技术，仍难以完全替代硬件制造工艺上的突破。
